overclockzonefanpage  overclockzoneth  TV  
Results 1 to 10 of 10

Thread: ใครรู้เกี่ยวกับ AMD K10 ??? มั้งอ่ะ

  1. #1
    OverclockZone Member renorzeta's Avatar
    Join Date
    8 Nov 2007

    Red face ใครรู้เกี่ยวกับ AMD K10 ??? มั้งอ่ะ

    ก็เข้าไปดูมในเวปมันเล่นๆ ไปเจอ K10 เข้า ก็ เลย ลองเอามาให้อ่านเล่นๆ -*-
    ใครมีข้อมูล ช่วยแบ่งบันกันหน่อยนะ
    http://en.wikipedia.org/wiki/AMD_K10
    อยากจะรู้เหมือนกันว่ามันมีอะไรใหม่มั่ง

  2. #2
    OverclockZone Member renorzeta's Avatar
    Join Date
    8 Nov 2007

    Default

    ไปเห็นไอนี่มา โฮะๆ
    Changes in memory hierarchy:

    * Prefetch directly into L1 cache as opposed to L2 cache with K8 family
    * 32-way set associative L3 victim cache sized at least 2 MiB, shared between processing cores on a single die (each with 512 KiB of independent exclusive L2 cache), with a sharing-aware replacement policy.
    * Extensible L3 cache design, with 6 MiB planned for 45 nm process node, with the chips codenamed Shanghai.

    ชิพเซต 45nm จะมี L3 6mb แน่ะ -0- แต่ codename เซี่ยงไฮ -*- (ชื่อเมืองอีกละท่าน)

  3. #3
    OverclockZone Member Alexis's Avatar
    Join Date
    22 Feb 2007

    Default

    Quote Originally Posted by renorzeta View Post
    ไปเห็นไอนี่มา โฮะๆ
    Changes in memory hierarchy:

    * Prefetch directly into L1 cache as opposed to L2 cache with K8 family
    * 32-way set associative L3 victim cache sized at least 2 MiB, shared between processing cores on a single die (each with 512 KiB of independent exclusive L2 cache), with a sharing-aware replacement policy.
    * Extensible L3 cache design, with 6 MiB planned for 45 nm process node, with the chips codenamed Shanghai.

    ชิพเซต 45nm จะมี L3 6mb แน่ะ -0- แต่ codename เซี่ยงไฮ -*- (ชื่อเมืองอีกละท่าน)

    สายการผลิตเริ่มปี2009 - -* โรงงานยังสร้างไม่เสร็จเลย

  4. #4
    OverclockZone Member dewiez's Avatar
    Join Date
    26 Feb 2007
    Location
    ดาวโลก

    Default

    Quote Originally Posted by renorzeta View Post
    ไปเห็นไอนี่มา โฮะๆ
    Changes in memory hierarchy:

    * Prefetch directly into L1 cache as opposed to L2 cache with K8 family
    * 32-way set associative L3 victim cache sized at least 2 MiB, shared between processing cores on a single die (each with 512 KiB of independent exclusive L2 cache), with a sharing-aware replacement policy.
    * Extensible L3 cache design, with 6 MiB planned for 45 nm process node, with the chips codenamed Shanghai.

    ชิพเซต 45nm จะมี L3 6mb แน่ะ -0- แต่ codename เซี่ยงไฮ -*- (ชื่อเมืองอีกละท่าน)
    มันก็ชื่อเมืองทุกรุ่นแหละท่าน

  5. #5
    OverclockZone Member kgb99's Avatar
    Join Date
    17 Jul 2007
    Location
    พันธุ์ทิพย์ ประตูน้ำ

    Default

    มาเก็บข้อมูลคับ^^"

  6. #6
    OverclockZone Extreme Team eXzato's Avatar
    Join Date
    16 Sep 2006
    Location
    Somewhere.

    Default

    ได้ข่าวมานานแสนนานแล้วครับ




    . . . . Will Be Back To eXtreme Soon ! ! ! . . . .

  7. #7
    OverclockZone Member ryudia's Avatar
    Join Date
    29 Oct 2007
    Location
    บ้านกลางเมือง สุขสวัสดิ์

    Default

    เมื่อไรจะถึงรุ่น Bangkok ซะที

  8. #8
    OverclockZone Member thegto's Avatar
    Join Date
    15 May 2007

    Default

    Quote Originally Posted by ryudia View Post
    เมื่อไรจะถึงรุ่น Bangkok ซะที
    นั้นดิ จะได้ถอยมาใช้

  9. #9
    OverclockZone Member WATERMAN59bub's Avatar
    Join Date
    4 Oct 2006

    Default

    Quote Originally Posted by ryudia View Post
    เมื่อไรจะถึงรุ่น Bangkok ซะที
    555+
    นั่นสิคับ

  10. #10
    OverclockZone Member renorzeta's Avatar
    Join Date
    8 Nov 2007

    Default

    นั่นสิ ต่อไปคงรุ่น Tokyo ซะหล่ะมั้ง 5 5 -*-

    Tokyo teleport (พิมผิดเป่าหว่า)


Bookmarks

Bookmarks

Posting Permissions

  • You may not post new threads
  • You may not post replies
  • You may not post attachments
  • You may not edit your posts
  •