โปรเซสเซอร์ไคลเอนต์สามเจเนอเรชั่นแรกของ Intel ที่ใช้คอร์ CPU แบบไฮบริด ได้แก่ "Alder Lake," "Raptor Lake" และ "Meteor Lake" ได้รับการจัดเรียงตามริงบัสโดยใช้แคช L3 ร่วมกัน ซึ่งมักจะเห็น P-core ที่ใหญ่กว่าไปยังบริเวณหนึ่งของดาย และกลุ่ม E-core ไปยังอีกบริเวณหนึ่ง จากมุมมองของริงบัสแบบสองทิศทาง วงแหวนหยุดจะเป็นไปตามลำดับ: ครึ่งหนึ่งของ P-core, ครึ่งหนึ่งของคลัสเตอร์ E-core, iGPU, อีกครึ่งหนึ่งของ E-core, อีกครึ่งหนึ่งของ P -core และ Uncore ดังที่แสดงใน die-shot "Raptor Lake" ด้านล่าง Intel วางแผนที่จะจัดเรียงคลัสเตอร์ P-core และ E-core ใหม่ใน "Arrow Lake-S"

 

ด้วย "Arrow Lake" Intel วางแผนที่จะกระจายคลัสเตอร์ E-core ระหว่าง P-core สิ่งนี้จะเห็น P-core ตามด้วยคลัสเตอร์ E-core ตามด้วย P-core สองตัว จากนั้นคลัสเตอร์ E-core อีกอัน จากนั้น P-core เดี่ยว และรูปแบบซ้ำนี้ Kepler_L2 แสดงให้เห็นว่า "Raptor Lake" จะมีหน้าตาเป็นอย่างไร หาก Intel ใช้ข้อตกลงนี้กับมัน การกระจายคลัสเตอร์ E-core ไปยัง P-core มีข้อดีที่เป็นไปได้สองประการ ประการแรก เวลาแฝงโดยเฉลี่ยระหว่าง P-core ring-stop และ E-core Cluster Ring-stop จะลดลง และประการที่สอง ยังมีข้อได้เปรียบด้านความร้อนอีกด้วย โดยเฉพาะอย่างยิ่งเมื่อเล่นเกม เนื่องจากจะช่วยลดความเข้มข้นของความร้อนในบริเวณของแม่พิมพ์

 

P-core ทุกตัวจะอยู่ห่างจากคลัสเตอร์ E-core ไม่เกินหนึ่งริงสต็อป ซึ่งจะเป็นประโยชน์ต่อการย้ายเธรดระหว่างคอร์ทั้งสองประเภท Thread Director ชอบ E-core และเมื่อปริมาณงานล้น E-core มันก็จะเปลี่ยนไปเป็น P-core การโยกย้าย E-core ไปยัง P-core นี้น่าจะเห็นเวลาแฝงที่ลดลงภายใต้ข้อตกลงใหม่

ที่มา : TechPowerUp