บริษัท Qualitas Semiconductor จำกัด ได้พัฒนา PCIe 6.0 PHY IP ใหม่ ซึ่งถือเป็นความก้าวหน้าครั้งสำคัญในเทคโนโลยีการเชื่อมต่อระหว่างคอมพิวเตอร์ ผลิตภัณฑ์ใหม่นี้สร้างขึ้นโดยใช้เทคโนโลยีการผลิต 5 นาโนเมตรขั้นสูง ได้รับการออกแบบมาเพื่อตอบสนองความต้องการการถ่ายโอนข้อมูลความเร็วสูงในยุค AI PCIe PHY IP ของ Qualitas ที่ใช้เทคโนโลยี FinFet CMOS 5 นาโนเมตร ประกอบด้วย hardmacro PMA และ PCS ที่สอดคล้องกับข้อกำหนด PCIe Base 6.0

 

PCIe 6.0 PHY IP สามารถบรรลุความเร็วในการส่งข้อมูลสูงสุด 64GT/s ต่อเลน เมื่อใช้ทั้ง 16 เลน จะสามารถถ่ายโอนข้อมูลในอัตราสูงถึง 256 GB/s ความเร็วเหล่านี้ทำให้เหมาะสำหรับศูนย์ข้อมูลและเทคโนโลยีรถยนต์ไร้คนขับ ซึ่งการประมวลผลข้อมูลที่รวดเร็วเป็นสิ่งจำเป็น Qualitas บรรลุประสิทธิภาพนี้โดยการใช้เทคโนโลยีการส่งสัญญาณ 100G PAM4 Dr. Duho Kim ซีอีโอของ Qualitas เน้นย้ำถึงความสำคัญของ IP ใหม่ ส่งสัญญาณถึงความตั้งใจของบริษัทที่จะก้าวข้ามขอบเขตของเทคโนโลยีเซมิคอนดักเตอร์ต่อไป

คุณสมบัติที่สำคัญ

• 5 nm low power enhanced CMOS device technology
• 1.8 V ± 5%, 0.85 V ± 5% dual power supply
• Compliant to PCIe Base 6.0 and PIPE 6.1 specification
• Support Gen 1, Gen 2, Gen 3, Gen 4, Gen 5 and Gen 6
• Channel Configuration for Data Lanes
• Common (CMN) and 1, 2 or 4 Data Lanes
• Support the following transmitter pre-emphasis levels
• -3.5 / -6dB for Gen 1 and Gen 2
• Multi-tap FIR with resolution of 1/63 for Gen 3 to Gen 6
• Support CTLE, DSP-based multi-tap FFE and 1-tap DFE for channel equalization in receiver
• Support adaptive channel equalization
• 100 MHz reference clock is required (Support differential input buffer)
• Built-in self test feature capable of generating and checking PRBS patterns
• PCS included in PHY hardmacro