Morgan Stanley เผย Intel 14A มีอัตราของเสีย D0 เพียง 0.5 ตั้งเป้าลดเหลือ 0.1-0.2 ในปี 2027 ก่อนเดินหน้าผลิตเชิงพาณิชย์
รายงานล่าสุดจาก Morgan Stanley เปิดเผยความคืบหน้าของเทคโนโลยีการผลิต Intel 14A ซึ่งถือเป็นหนึ่งในโหนดสำคัญของ Intel Foundry ในอนาคต โดยระบุว่าอัตราของเสีย (Defect Density หรือ D0) ของกระบวนการผลิตในปัจจุบันอยู่ที่ D0 = 0.5
ตัวเลขดังกล่าวหมายถึงจำนวนข้อบกพร่องบนแผ่นเวเฟอร์อยู่ในระดับค่อนข้างต่ำสำหรับเทคโนโลยีที่ยังอยู่ในช่วงเริ่มต้นของการพัฒนา และยังสะท้อนว่า 14A กำลังมีพัฒนาการที่รวดเร็วกว่า 18A ในช่วงเวลาเดียวกันของวงจรการพัฒนา
Intel ตั้งเป้าลด D0 เหลือ 0.1-0.2 ภายในปี 2027
Intel มีเป้าหมายลดค่า D0 ลงเหลือเพียง 0.1-0.2 ภายในไตรมาสแรกของปี 2027 ซึ่งเป็นช่วงที่บริษัทเตรียมเริ่มทดสอบชิปภายในองค์กรและเริ่มเพิ่มกำลังการผลิตในระดับเบื้องต้น
แผนการดำเนินงานในปัจจุบันประกอบด้วย
- ปี 2027 เริ่มทดสอบชิปภายในและ Ramp-up ระยะแรก
- ปี 2028 เริ่ม Risk Production
- ปี 2029 เข้าสู่การผลิตจำนวนมาก (High-Volume Manufacturing)
Yield ของ 14A เริ่มต้นน่าสนใจ
หากอ้างอิงจาก Compute Tile ของซีพียู Panther Lake ที่ผลิตด้วยเทคโนโลยี 18A ซึ่งมีขนาดประมาณ 114.3 ตารางมิลลิเมตร นักวิเคราะห์ประเมินว่าเมื่อใช้ขนาดไดใกล้เคียงกันบนกระบวนการผลิต 14A ที่มี D0 เท่ากับ 0.5 ในปัจจุบัน จะได้ Yield ประมาณ 56.45%
แม้ตัวเลขนี้ยังต่ำกว่า 18A ที่อยู่ในช่วงการผลิตจริงแล้ว แต่ก็ถือว่าเป็นสัญญาณเชิงบวกสำหรับเทคโนโลยีที่ยังอยู่ในช่วงพัฒนา
Morgan Stanley ยังระบุว่า Yield ของ Test Chip ปัจจุบันอยู่ที่ประมาณ 40% แต่คาดว่าชิปดังกล่าวมีขนาดใหญ่กว่าตัวอย่าง Panther Lake Compute Tile อย่างมีนัยสำคัญ
หาก D0 ลดลงตามเป้า Yield อาจแตะ 80-90%
นักวิเคราะห์คาดว่าหาก Intel สามารถลดค่า D0 ลงเหลือ 0.1-0.2 ได้ตามเป้าหมายภายในปี 2027 ชิปที่มีขนาดประมาณ 100 ตารางมิลลิเมตรจะสามารถทำ Yield ได้สูงถึง 80-90%
อย่างไรก็ตาม ตัวเลขดังกล่าวเป็นเพียงการคำนวณจาก Poisson Yield Model เท่านั้น ยังไม่รวม Parametric Yield ซึ่งเป็นตัวชี้วัดว่าชิปสามารถทำงานได้ครบถ้วนตามสเปกที่กำหนดหรือไม่
Parametric Yield ถือเป็นข้อมูลสำคัญที่ผู้ผลิตมักไม่เปิดเผยต่อสาธารณะ ทำให้รายละเอียดในส่วนนี้ยังคงเป็นความลับภายในของ Intel
14A ยังอยู่ในช่วง PDK 0.5
ปัจจุบัน Intel 14A อยู่ในสถานะ PDK 0.5 (Process Design Kit 0.5) ซึ่งเป็นชุดเครื่องมือสำหรับนักออกแบบชิปในการพัฒนาและตรวจสอบการออกแบบวงจร
ลูกค้าจะสามารถสรุปการออกแบบและปริมาณการผลิตจริงได้เมื่อ Intel เปิดตัว PDK 0.9 ซึ่งซีอีโอคนปัจจุบันอย่าง Lip-Bu Tan เรียกว่าเป็น "Holy Grail" ของโครงการ และคาดว่าจะพร้อมใช้งานในเดือนตุลาคมปีนี้
High-NA EUV กุญแจสำคัญของ 14A
Intel ยังคงเป็นผู้นำในการนำเทคโนโลยี High-NA EUV มาใช้งานจริง โดยล่าสุดบริษัทได้ร่วมกับ ASML ผ่านการทดสอบรับมอบเครื่องสแกนเนอร์ TWINSCAN EXE:5200B สำเร็จแล้ว
เครื่องรุ่นดังกล่าวเป็น High-NA EUV รุ่นที่สองต่อจาก EXE:5000 ซึ่ง Intel ใช้ในการทดลองผลิต 14A ช่วงแรก
ก่อนหน้านี้ Intel เปิดเผยว่าสามารถประมวลผลเวเฟอร์ได้มากกว่า 30,000 แผ่นต่อไตรมาส และใช้ High-NA EUV ลดจำนวนขั้นตอนการผลิตในบางเลเยอร์จากกว่า 40 ขั้นตอน เหลือน้อยกว่า 10 ขั้นตอน ส่งผลให้ระยะเวลาการผลิตสั้นลงอย่างมาก
ก้าวสำคัญของ Intel Foundry
แม้ 14A จะยังห่างจากการผลิตเชิงพาณิชย์อีกหลายปี แต่ข้อมูลล่าสุดแสดงให้เห็นว่า Intel กำลังมีความคืบหน้าอย่างต่อเนื่อง ทั้งในด้าน Yield, Defect Density และการนำ High-NA EUV มาใช้งานจริง
หากสามารถลดอัตราของเสียลงได้ตามเป้าหมายภายในปี 2027 Intel อาจมีโอกาสกลับมาแข่งขันกับผู้ผลิตชิปชั้นนำของโลกได้อย่างเต็มตัวอีกครั้งในช่วงปลายทศวรรษนี้
ที่มา: TechPowerUp
