ลือ Intel ปรับแผนเทคโนโลยี 1.4nm เตรียมใช้ระบบจ่ายไฟแบบ Hybrid รับมือข้อจำกัดการผลิต หวังสู้ TSMC และ Samsung

มีรายงานว่า Intel กำลังปรับแผนการพัฒนาเทคโนโลยีการผลิตระดับ 1.4 นาโนเมตร (14A) โดยเตรียมนำสถาปัตยกรรมการจ่ายไฟแบบ Hybrid มาใช้ในกระบวนการผลิตรุ่นถัดไป เพื่อแก้ปัญหาทางเทคนิคที่เกิดขึ้นจากการย่อขนาดทรานซิสเตอร์และลายวงจรให้เล็กลงกว่าเดิม

รายงานระบุว่า เดิมที Intel วางแผนให้กระบวนการผลิต 14A ใช้เทคโนโลยี PowerDirect Backside Power Delivery Network (BSPDN) หรือระบบจ่ายไฟจากด้านหลังของแผ่นเวเฟอร์เพียงอย่างเดียว แต่ล่าสุดบริษัทกำลังพิจารณาปรับมาใช้ระบบ Dual-side Power Delivery สำหรับกระบวนการผลิต 14A2 ซึ่งจะผสานการจ่ายไฟทั้งด้านหน้า (Front-side) และด้านหลัง (Back-side) เข้าด้วยกัน

สาเหตุสำคัญมาจากข้อจำกัดของกระบวนการผลิต เมื่อ Intel ตั้งเป้าลดระยะห่างของชั้นโลหะ M0 (Metal Layer 0) ลงเหลือประมาณ 21 นาโนเมตร ซึ่งเป็นระดับที่เริ่มเกิดปัญหาความผิดพลาดจากกระบวนการลิโทกราฟี (Stochastic Defects) ได้ง่ายขึ้น

ก่อนหน้านี้ Intel เคยประกาศว่ากระบวนการผลิต 14A จะมีความหนาแน่นของทรานซิสเตอร์เพิ่มขึ้นประมาณ 1.3 เท่า เมื่อเทียบกับ 18A เพื่อแข่งขันกับ TSMC A14/N2 และ Samsung SF2Z

ข้อมูลระบุว่า 14A รุ่นแรกจะมีระยะห่าง M0 ประมาณ 28 นาโนเมตร ส่วน 14A2 จะลดลงเหลือราว 21 นาโนเมตร ซึ่งจะช่วยเพิ่มความหนาแน่นของชิปได้อย่างมาก และเป็นเหตุผลสำคัญที่ทำให้การลงทุนในเครื่อง High-NA EUV ที่มีต้นทุนสูงมีความคุ้มค่ามากขึ้น แม้ว่าจะต้องใช้กระบวนการ Double Patterning ที่มีต้นทุนการผลิตสูงก็ตาม

อย่างไรก็ตาม การลดขนาดลายวงจรลงต่ำกว่า 21 นาโนเมตร ทำให้ความต้านทานของสายสัญญาณเพิ่มขึ้นอย่างรวดเร็ว ส่งผลให้ระบบ Backside Power Delivery เพียงอย่างเดียวอาจไม่สามารถจ่ายพลังงานให้ทรานซิสเตอร์ที่มีความหนาแน่นสูงได้อย่างมีประสิทธิภาพ และอาจเกิดปัญหา IR Drop หรือแรงดันไฟตก

ด้วยเหตุนี้ Intel จึงมีแนวโน้มจะยังคงใช้ระบบ Backside Power Delivery เป็นช่องทางหลักในการจ่ายไฟ พร้อมนำชั้นโลหะด้านหน้าบางส่วนกลับมาช่วยส่งพลังงานและสัญญาณนาฬิกา (Clock Signal) เพื่อรักษาเสถียรภาพของชิป

แม้วิธีดังกล่าวจะทำให้การออกแบบวงจรซับซ้อนขึ้น แต่ถูกมองว่าเป็นทางเลือกที่จำเป็น หาก Intel ต้องการเดินหน้าสู่การผลิตที่ระดับ 21 นาโนเมตรตามเป้าหมาย

ด้านแผนการพัฒนา Intel ระบุว่า กระบวนการผลิต 14A จะเข้าสู่ช่วง Risk Production ในปี 2028 ก่อนเริ่มการผลิตเชิงพาณิชย์ในปี 2029 ขณะเดียวกัน บริษัทเตรียมส่งมอบ Process Design Kit (PDK) เวอร์ชัน 0.9 ให้ลูกค้าภายนอกภายในเดือนตุลาคมนี้ เพื่อเริ่มออกแบบชิปล่วงหน้า

อย่างไรก็ตาม เมื่อ Intel เริ่ม Risk Production นั้น TSMC คาดว่าจะมีผลิตภัณฑ์ที่ใช้เทคโนโลยี A14 วางจำหน่ายในตลาดแล้ว โดยแผนของ TSMC ระบุว่า A16 ที่ใช้เทคโนโลยี Super Power Rail (SPR) จะเริ่มผลิตจำนวนมากในปี 2027 ส่วน A12 จะตามมาในปี 2029 เพื่อรองรับชิป AI และ HPC

ขณะที่ Samsung Foundry ยืนยันแผนเดินหน้าผลิตชิป 1.4 นาโนเมตร ในปี 2029 เช่นกัน และจะเปิดตัวกระบวนการผลิต SF1.4+ ที่ได้รับการปรับปรุงเพิ่มเติมในปี 2030

การแข่งขันด้านเทคโนโลยีการผลิตชิปในระดับต่ำกว่า 2 นาโนเมตรจึงกำลังทวีความเข้มข้น โดยทั้ง Intel, TSMC และ Samsung ต่างเร่งพัฒนาเทคโนโลยีใหม่เพื่อช่วงชิงความเป็นผู้นำในยุคของ AI และการประมวลผลสมรรถนะสูง

ที่มา: TrendForce