ขณะที่ Samsung กำลังเปลี่ยนผ่านจาก HBM3 และ HBM3E ไปสู่ HBM4 บริษัทมีรายงานว่ากำลังปรับบางส่วนของกำลังการผลิต HBM ไปเป็นการผลิต DRAM ทั่วไปเพื่อรองรับความต้องการที่เพิ่มสูงขึ้น ภายในบริษัทกำลังมีการหารือเกี่ยวกับการแปลงกำลังการผลิตประมาณ 30–40% จากกระบวนการผลิต DRAM ระดับ 10 นาโนเมตร รุ่นที่ 4 (1a) ไปเป็นไลน์การผลิตระดับ 10 นาโนเมตร รุ่นที่ 5 (1b) ที่ใช้ผลิต DRAM ทั่วไป ได้แก่ DDR5, LPDDR5X, LPDDR6 และ GDDR7 นอกจากนี้ หากมีการลงทุนเพิ่มเติมเพื่อปรับใช้โหนดเก่าอย่าง 1z บริษัทคาดว่าจะเพิ่มกำลังรองรับการผลิตได้เทียบเท่าประมาณ 80,000 แผ่นเวเฟอร์ต่อเดือนในระดับ 1b
แม้ว่า HBM มักให้มาร์จิ้นสูงสำหรับผู้ผลิตอย่าง Micron และ SK Hynix แต่การประเมินภายในของ Samsung ระบุว่ากำไรจากการดำเนินงานของ HBM3E แบบ 12 ชั้น (12-hi) อยู่ที่ราว 30% ขณะที่ DRAM ทั่วไปมีแนวโน้มทำกำไรได้กว่า 60% ในระยะสั้น ความแตกต่างด้านมาร์จิ้นนี้ รวมถึงการคาดการณ์ว่าราคาขายเฉลี่ยของ HBM3E แบบ 12-hi จะลดลงอย่างมาก และความต้องการเพิ่มขึ้นจากลูกค้ารายใหญ่ของ HBM ที่ไม่สูงพอ ทำให้แรงจูงใจในการขยายกำลังผลิต HBM3E ลดลง
ด้วยความต้องการ DRAM ที่พุ่งขึ้นทำสถิติใหม่ Samsung แทบไม่ต้องกังวล เพราะ DRAM ที่ผลิตได้ทั้งหมดจะถูกดูดซับโดยอุตสาหกรรม AI อยู่แล้ว ส่วนกำลังการผลิต HBM3E ที่เหลือก็จะถูกใช้งานโดยผู้ออกแบบ ASIC เช่น Google, Broadcom, MediaTek และรายอื่น ๆ สำหรับ DRAM ทั่วไปอย่าง DDR5 เหล่าผู้ให้บริการคลาวด์ (hyperscalers) ก็ต้องการกำลังผลิตเพิ่มเพื่อรองรับการขยายศูนย์ข้อมูล อย่างไรก็ตาม ต้องใช้เวลาอีกหลายเดือนกว่าการเปลี่ยนไลน์ผลิตเหล่านี้จะสะท้อนสู่ห่วงโซ่อุปทาน เพราะการผลิตชิป DRAM ตั้งแต่เริ่มต้นจนเป็นชิปพร้อมใช้งานต้องใช้กระบวนการผลิตหลายเดือน
ที่มา: TechPowerUp
