Intel เปิดตัวเทคโนโลยีการผลิต 18A-P อย่างเป็นทางการ เร็วขึ้น 9% ประหยัดพลังงานขึ้น 18% เตรียมใช้กับ Xeon 7 "Diamond Rapids" ปี 2027

ภายในงาน VLSI Symposium 2026 ที่รัฐฮาวาย Intel ได้เปิดตัว Intel 18A-P เทคโนโลยีการผลิตชิปรุ่นใหม่ที่ต่อยอดจาก Intel 18A โดยมุ่งเน้นการเพิ่มประสิทธิภาพและประสิทธิผลด้านพลังงานสำหรับชิปประมวลผลประสิทธิภาพสูงในอนาคต

Intel ระบุว่า 18A-P ได้เข้าสู่ขั้นตอน Risk Production แล้ว และจะถูกนำไปใช้กับซีพียูเซิร์ฟเวอร์รุ่นถัดไปอย่าง Xeon 7 "Diamond Rapids"

แรงขึ้น 9% และประหยัดไฟขึ้น 18%

เมื่อเทียบกับ Intel 18A รุ่นมาตรฐาน Intel อ้างว่า 18A-P สามารถมอบประสิทธิภาพเพิ่มขึ้นถึง 9% ที่ระดับการใช้พลังงานเท่าเดิม (Iso-Power)

ขณะเดียวกัน หากรักษาระดับประสิทธิภาพเท่าเดิม จะสามารถลดการใช้พลังงานลงได้ถึง 18% (Iso-Performance)

นอกจากนี้ยังมีการปรับปรุงด้านอื่น ๆ ได้แก่

• ลดความต้านทานความร้อนระดับได (Die-Level Thermal Resistance) ได้ 20-40%
• ลดความต้านทานของ Via ในเลเยอร์สำคัญได้ 10-30%
• เพิ่มประสิทธิภาพการจัดการความร้อนภายในชิป

ปรับปรุงโครงสร้างเซลล์ใหม่

Intel เปิดเผยว่าการเพิ่มประสิทธิภาพของ 18A-P มาจากการปรับปรุงไลบรารีเซลล์มาตรฐานใหม่

สำหรับงานประหยัดพลังงาน มีการเพิ่มเซลล์

• W1
• W1.5

ส่วนงานที่ต้องการประสิทธิภาพสูง มีการเพิ่มเซลล์ใหม่ชื่อ

• W3P

W3P ใช้แนวคิด "Dual Contact" เพื่อเพิ่มประสิทธิภาพการส่งสัญญาณ โดยยังคงใช้พื้นที่เท่าเดิมกับ W3 รุ่นเดิม

นอกจากนี้ Intel ยังเพิ่มวัสดุนำความร้อนชนิดใหม่บนด้านหน้าของได พร้อมปรับปรุงเครื่องมือ EDA ให้รองรับการออกแบบวงจรแบบคำนึงถึงอุณหภูมิ (Thermally-Aware Layout) เพื่อช่วยให้นักออกแบบสามารถจัดการความร้อนได้มีประสิทธิภาพมากขึ้น

Diamond Rapids ซีพียูรุ่นแรกที่ใช้ 18A-P

ผลิตภัณฑ์แรกที่จะใช้ Intel 18A-P คือ Xeon 7 "Diamond Rapids" ซีพียูเซิร์ฟเวอร์ระดับสูงรุ่นใหม่ของ Intel

Diamond Rapids ใช้แนวคิด Chiplet แบบเดียวกับซีพียู AMD EPYC โดยแยกคอร์ประมวลผลออกเป็นชิปเล็ตขนาดเล็กที่ผลิตบนโหนดขั้นสูง และเชื่อมต่อกับชิป I/O ส่วนกลาง

สูงสุด 192 คอร์ พร้อม Panther Cove

ตัวชิปประกอบด้วย

• Compute Tile จำนวน 4 ชุด
• หรือที่ Intel เรียกว่า Core Building Blocks (CBB)

แต่ละ Tile ผลิตด้วย Intel 18A-P และบรรจุ

• คอร์ Panther Cove จำนวน 48 คอร์
• L3 Cache ภายใน Tile

รวมทั้งหมด

• 192 คอร์
• 192 เธรด

โดย Intel ยืนยันว่าคอร์รุ่นนี้ไม่มี SMT ทำให้จำนวนคอร์และเธรดเท่ากัน

DDR5 16 แชนแนล และ PCIe 6.0

Compute Tile ทั้ง 4 ตัวจะเชื่อมต่อกับ

• I/O and Memory Hub (IMH) จำนวน 2 ตัว

ซึ่งคาดว่าจะผลิตบน Intel 3

แต่ละ IMH รองรับ

• DDR5 จำนวน 8 แชนแนล

รวมทั้งแพ็กเกจรองรับ

• DDR5 สูงสุด 16 แชนแนล

นอกจากนี้ Diamond Rapids ยังเป็นซีพียู Intel รุ่นแรกที่รองรับ

• PCI Express 6.0

ซึ่งมีแบนด์วิดท์แบบสองทิศทางเพิ่มขึ้นเป็นสองเท่าของ PCIe 5.0

อย่างไรก็ตาม Intel ยังไม่ได้เปิดเผยจำนวน PCIe Lane อย่างเป็นทางการ

ใช้ซ็อกเก็ตใหม่ LGA9324

ด้วยจำนวนคอร์และอินเทอร์เฟซที่เพิ่มขึ้นอย่างมหาศาล Diamond Rapids จึงต้องใช้แพ็กเกจขนาดใหญ่และซ็อกเก็ตใหม่ LGA9324 ที่มีจำนวนพินสูงเป็นพิเศษ

เปิดตัวปี 2027

Intel วางแผนนำ Xeon 7 Diamond Rapids ออกสู่ตลาดในปี 2027 โดยถือเป็นหนึ่งในผลิตภัณฑ์สำคัญที่จะแสดงศักยภาพของเทคโนโลยี Intel 18A-P และเป็นก้าวสำคัญในการแข่งขันกับซีพียูเซิร์ฟเวอร์ของ AMD และผู้เล่นรายอื่นในตลาดดาต้าเซ็นเตอร์ยุค AI และ HPC รุ่นถัดไป

ที่มา: TechPowerUp